CLOCK REPRODUCING METHOD AND CIRCUIT

Publication number: JP2000183992 (A)

Publication date: 2000-06-30

Inventor(s): SUGITA YASUSHI: NISHIKAWA MASAKI

Applicant(s): TOSHIBA CORP

Classification:

- international: H04L27/22; H04L7/00; H04L7/033; H04L27/22; H04L7/00; H04L7/033; (IPC1-


7): H04L27/22; H04L7/00; H04L7/033

- European:

Application number: JP19980360715 19981218 Priority number(s): JP19980360715 19981218

Abstract of JP 2000183992 (A)

PROBLEM TO BE SOLVED: To obtain a clock reproducing method and circuit for reducing the influence of pattern litter, SOLUTION: A clock reproducing circuit reproduces a sample timing clock from a data signal inputted by detecting a BPSK modulated signal. This circuit is provided with a timing phase error detecting circuit 16 for sequentially detecting the phase error of a sample timing clock corresponding to the waveform of the data signal as an error signal, timing phase error validity decision circuit 15 for deciding whether each phase error value of the error signal is valid or invalid, smoothing filter 11 for selecting the phase error value of the error signal obtained from the phase error detecting circuit 16, based on the decided result of the phase error validity decision circuit 15, and sequentially smoothes it. PLL filter 12 for smoothing the output of the smoothing filter 11 by temporal integration for removing noise components, and numerical control oscillator 13 for correcting the phase of the sample timing clock based on a numerical value obtained by operating the temporal integration of the output of the PLL fifter.



Data supplied from the esp@cenet database -- Worldwide

(19)日本(額特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開業号 特開2000-183992 (P2000-183992A)

(43)公開日 平成12年6月30日(2000,6,30)

(51) Int.Cl.7	裁別記号	P I	テーマコート*(参考)
H04L 27/22		H 0 4 L 27/22	C 5K004
7/00		7/00	F 5KU47
7/033		7/02	В

審査離求 未請求 請求項の数7 OL (全 5 頁)


(21) 出願番号	特顯平10-360715	(71)出線人	000003078
			株式会社東芝
(22) 排版日	平成10年12月18日(1998, 12, 18)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	杉田 康
			神奈川県横浜市磯子区新杉田町8番地 株
			式会社東芝マルチメディア技術研究所内
		(72)発明者	四川 正樹
			神奈川県横浜市磯子区別杉田町8番地 株
			式会社家芝マルチメディア技術研究所内
		(74)代理人	100058479
			弁理士 勢江 武彦 (外6名)
			最終哲に続く

(54) 【発明の名称】 クロック再生方法および回路

(57)【聚約】

【課題】パターンジックの影響を低減する。

【解決手段】プロック海生間解析1FSK変階高号を検 被して入力されるデータ信号からサンアルタイミングク ロックを再生せるもので、データ信号の機能に対するサ ンアルタイミングクロックの位相調差を確認施差信号と して検出するクイミング位相談差後出回路16と、この 誘差信号の合位相談差値が有効および無効のとちらであ るかを判定するタイミングは相談差有数判定回路15 と、位相談差検出回路16から得られる誤差信号の位相 該差額を位相談差有数判定回路15の判定基果に基づい て選別してから順次平滑化する平滑フィルタ111と、體 智成分を除去するために平滑フィルタ110出りを時間 紹介により平常化するとはフィルタ211と、開 行分により平常化するとはフィルタ211と、別 が分により平常化するとはフィルタ212・アレクの出力を時間 が分により平常とすりにより、イルタの出力を時間 が分により平常とすりにより、イルタの出力を時間 が分により平成でまり上して、イルタの出力を時間 が対して、イルタの出力を時間を対して、イータの出力を時間 が発出するとなりによって、イータのは力を終止する数値制能を が発出するとなりによって、イータのは力を終止する数値制能を が認知されるとなりによって、イータのは力を終止する数値制能を が認知されるとなりまする。 2000年によりまする。 2000年によ



【特許請求の範囲】

【請求項1】 デジタル変調信号を検波して入力される データ信号からサンプルタイミングクロックを再生する クロック再生方法であって、

データ信号の液形に対するサンプルタイミングクロック の位相誤差を位相談差信号として順次検出し、

この位相談差信号の各位相談差値が有効および無効のど ちらであるかを判定し、

有効であると判定された位相談差値について誤差信号を 平滑化し、

平滑化された位相談差信号に基づいてサンプルタイミン グクロックの位相を修正することを特徴とするクロック 再生方法。

【請求項2】 少なくとも前記判定および前記予滑化 は、論理処理により実行されることを特徴とする請求項 1に記載のクロック再生方法。

【請求項3】 前記平滑化は、子の保持され所定数の有 効位相譲差値を利用して行われることを特徴とする請求 項2に記載のクロック再生方法。

【請求項4】 新記平潛化は、新規の有効位相談差値を 保持する代りに古い有効減差値を検索するバッファ処理 により予め保持される有効位相談套値の数を前記所定数 に維持することを特徴とする請求項3に記数のクロック 両生方法。

【請求項5】 デジタル変調係号を検波して入力される データ信号からサンプルタイミングクロックを再生する クロック再生回路であって、

データ信号の被形に対するサンアルタイミングクロック の位相譲差を誤差信号として順定検出する検出器と、 この に対している。 であるかを判定する判定器と、 であるかを判定する判定器と、

前記拠出器から得られる位相談差信号の位相談差値を前 記判定器の判定結果に基づいて證別してから順次平潜化 する第1平滑フィルタと

雑音成分を除去するために前記第1平滑フィルタの出力 を時間積分により平滑化する第2平滑フィルタと、

前記第2平清フィルクの出力を時間務分して得られる数 値に基づいてサンブルタイミングクロックの位相を修正 する数値制御発板器とを備えることを特徴とするクロッ ク項生田器

【請求項6】 何記第1 平滑フィルタは、南記判定器が位 相談整議を有效であると判定するタイミングに周期して 動作するすることを特徴とする請求項5に記載のクロッ ク再生回路。

【請求項7】 前記第1平滑フィルタは、先入先出型有限インパルス応答フィルタであることを特徴とする請求 項もに記載のクロック海牛回路。

【発明の群組な説明】

[0001]

【発明の綴する技術分野】本発明は、一般にデジタル変

調信号を復調するデジタル復調装置に関し、特にこのデ ジタル表調信号を検波して入力されるデータ信号のサン ワリングに必要なタイミングクロックを再生するクロッ ク再生力法およびクロック再生回路に関する

[0002]

【従来の技術】BPSK (Finary Phase Shift Keying) のようなテジタル楽調信号を復調するデジタル 接觸装置 は、一般にデジタル変調信号を検波して得られるデータ 復考からサンアルタイミングクロックを再生する。

【0003】このクロック再生では、シンボルタイミン グとサンアルタイミングとの位相ずれがゼロクロス法を 利用して検出され、この検出結果に基づいてサンブルタ イミングクロックの位相が修正される。このため、デー タ信号は例えばシンボルレートの2倍の階波数でオーバ ーサンプリングされる。すなわち、シンボルタイミング の中間点に対応するタイミングでもサンプリングが行わ れる。データ信号が2つの連続するサンフルタイミング 間でゼロクロスしてサンアル値が正の値から負の値に差 移するとすれば、サンブルタイミングの位相進みにより 正のサンプル値が得られ、サンプルタイミングの位相採 れにより負のサンプル値が得られる、このようにサンプ ル値はサンブルタイミングとシンボルタイミングとの位 報ずれに依存することから、サンプルタイミングクロッ クの位相談差がこのサンプル値に基づいて検出される、 【0003】ところで データ保料のサンアル値が連続 して同じ様件となる場合には、シンボルタイミングとす。 ンプルタイミングとの位相ずれを検出することができ ず、一時的に位相同期がとれない状態となる。この一時 的な位相非問期は再生されたサンプルタイミングクロッ 2の位相ジッタの大きさに影響し、これが原因で発生す る位相ジックをパクーンジッタと呼ぶ、

[0005]

【発明が解決しようとする課題】上述のパターンジッタ は避けられないものである。しかし、安定なクロック再 生を行うためにパターンジッタの影響を低減する必要が ある。

【0006】本発明の目的は、パターンジックの影響を 低減できるクロック再生方法および回路を提供すること にある。

[0007]

「課題を解決するための手段」、不管明は、デジタル変別 信号を検索して入力されるデータ信号の波形に対するウ ンプルタイミングウロ・クラの市構態差を位相原差信号と して順次検出し、この位相原差信号の各位相原差値があ 勢力よび無効のどもかであるがを判定し、有効であると 特定された位相談差値がいって就差信号を平消化し、平 消化された位相談差値にかってオンプルタイミング フロックの信用を終日であるかできる

【0008】すなわち、有効な位相誤差が検出された場合にこれを平滑化し、検出位相談差が無効である間にお

いてもサンブルタイミング位相の修正を継続する。従って、再生されたサンブルタイミングクロックに対するパ クーンジッタの影響を軽減させることができる。

[0009]

【発明の実験が形態】以下、本発明の一実能研修に係る クロック再生開路について図面を参照して説明する。 [0 0 1 0 1 1 図1 はこのクロック再生開路を含む後調器 の構成を示す。この復調器は何えばBPSK方式のデジ タル変調信号を度変検波して分離された興程信号および 直交信号で情感される中国加速級の入力データ信号1を サンプリングし、サンプリングされた信号からペースバ ンド信号を復調し、かつサンブルタイミングクロックを 再生するものである。

【0011】このクロック再生囲路は、入力データ信号 1の問相信号および直交信号をそれぞれサンフリングし てデジタル形式に変換するA/D変換器2、A/D変換 器2の出力信号3とキャリア信号8とを接案棄算する検 楽乗算器4、この複楽乗算器4の出力信号5からキャリ ア位相議差を検出するキャリア位相議差検出器6、キャ リア位相談差検出器の出力信号をキャリア再生回路 7で 平滑化してキャリア侵号8を再生するキャリア再生回路 7を備える、このクロック再生回路はさらにデータ信号 1のシンボルレートの2倍の周波数を基準とするサンプ ルタイミングクロック14を発生する粉紡舗観容総製 (NCO) 13、このタイミングクロック14の位相誘 差を検出するタイミング位相談差検出回路16、この位 相談差検出回路16によって検出される位相誤差が有効 および無効のいずれであるかを判定するタイミング位相 護禿有効判定回路15、この判定回路15から出力され るイネーブル信号10の制御により位相談差検出回路か ら出力される位相談差信号9を選択的に平滑化する平滑 フィルタ11、および平滑フィルタ11から出力される 位相继条信号をさらに平滑化して数値制御券機器13を 制御するPLLフィルタ12を備える。A/D変換器2 のサンプルタイミングは数値制御発振器13から発生さ れるサンブルタイミングクロック14の位相によって決 定される。複素乗算器4では、A/D変換器102の出 力信号3とキャリア信号8との複楽乗算によりキャリア 位相が除去される。複素乗算器4の出力信号5はデジタ ル復測出力である。タイミング位相源差換出回路16お よびタイミング位相調業有効判定回路15は接촉乗算器 4の出力信号5のうちの一方を共通に受取るよう接続さ n.Z.

【0912】[32は入力データ信号のアイパターンに対 するサンプルタイミングはよびシンボルタイミングの関 係を示す、タイミング信頼選素検出回路 1 らはシンボル タイミングとサンフルタイミングとの位射すれをゼロク ロス法を利用して税出する。データ信号 1 がサンアル タ イミングP・1, P. P+1 の間で正の積から食の値に 遷移する波形S1であるとすれば、サンプルタイミング Pの位相組をにより正のサンプル値÷LVか得られ、サ ンプルタイミングPの位相環がにより負のサンプル値・ LVが得られる、このようにサンプル値はサンフルタイ ミングとシンボルタイミングとの位相ずれに依存するこ とから、サンプルタイミングフロックの位相談を値がこ のサンプル値に基づいて検出される。位相談を信号9は 位相談を独加回路16により順次検出される位相談をの 値を表す場でする。

【0013】タイミング位相認差有効料定回路15は複

素乗算器4の出力信号5に基づいて位相観発鏡の有効判 宣動作をシンポルレートで行う。すなわち、データ信号 1が波形S1であれば、サンブルタイミングドー1. P, P+1で得られたサンプル鎖が正の値から負の鎖に 遷移することになる。サンブル値が正から負または負か ら正に遷移したということは、ゼロクロス法でクロック 位相談差が求まるということである、タイミング位相談 差有効判定回路 1 5はこのようなサンプル結果からサン アルクイミングPでタイミング位相認差検出開路16に より検出される位相認差値を有効であると判定する。他 方、データ信号が波形S2であれば、サンフルタイミン グP-1. P、P+1で得られたサンプル値が正の値か ら台の頼に遷移しないことになる、タイミング位相議差 有効判定回路 1 5はこのようなサンプル結果からサンプ ルタイミングPでタイミング的報題※輸出回路16によ り検出される位相選挙値を無効であると判定する。イネ ープル信号10は位相誤差値が有効である時に"1"に 立ち上がり、位相談差値が無効である時に"0"に立ち 下がる、これにより、位相誤差信号9のうちの有効な位 相談系統だけがイネーブル信号10に開期して平滑フィ ルタ11で平滑化され、PLLフィルタ12に出力され る。PLLフィルタ112は高調波成分を除去するロー パスフィルタであり この調整信号をさらに平滑化した 教績を教練制御発振器13に出力する。教徒制御発振器 1 3は入力される数値を時間機分することによりサンプ ルタイミングクロック14の位相を修正する。

【00141図3会図1に示す平滑フィルタ11の構成 を示す。この平滑フィルタ11は線列機能変されたプリッ プフロップ23~25の出力機にそれぞれ接級をれる経数 乗算器26、27、28、およびこれら信数業算器26 ~28に共通に接続される振数第29を有する。フリッ プフロップ23、24、25はイネープル高等10の立 上がりに同時に底部して保持動作を行う。フリップフロップ23はタイミング位相源を機能を行う。フリップロップ23はフリップフロップ23はフリップフロップ23はフリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23はアリップフロップ23、24、25保持 長年4次とグ格組態を有効性の関係15にとける有効な 位相誤牽値という判定によりイネーブル信号10を立ち上げた時にされぞれの人力値を保持し、無妨定位相誤差 値という判定によりイネーブル信号10を立ち下げた時 に随前の人力値を保持し続ける。係数乗算器26、2 7、28はそれぞれフリップフロップ23、24、25 の出力信号238、24、258に684、B、Cを乗 じる。加算器29はこれら係乗業器26、27、28 の出力信号28、27S、28Sを加算しこの加算結果 を位相誤差信等29SとしてPLLフィルタ12に出力 そ

【0015】図4を参照して平滑フィルタ11の動作を さらに誤明する。図4 (A) は有効位相認差値について 平滑化を行わない場合に得られる平滑フィルタ11の出 力を示し、図4(B)は有効位相談差値について平滑化 を行った場合に得られる平滑フィルタ11の出力を示 す。平滑フィルタ11はイネーブル信号10が立上がる 有効課差発生タイミングで有効位相談差値を平滑化す る。もし、この平滑化を省略した場合、図3(A)に示 すように位相誤差信号298が有効誤差発生タイミング に一致するシンボルタイミングで有効位相源差値に設定 されPLLフィルタ12に出力される。これに続き有効 腸差発生タイミングに一致しないシンボルタイミングで は、位相總差信号298が"0"の位相談差値に戻され る、この場合、平滑フィルタ11の出力がシンボルタイ ミングに開却して大きく労働する。このようたパターン ジッタはサンブルタイミングクロック14の位相ジッタ を悪化させる原因となる。

【00161これに対して、存効位相談差船が何えば係数A、B、Cを全て等しく設定して平滑される場合に (図3 (B) に示すようにも相談差信号と95が有效 減差発生タイミングに一致するシンボルタイミングで表 3 個の有効位相談差値の平均値に設定されPししフィルタ12に出力される。これに続き有効減差発生タイミングに一致していシンボルタイミングでも、位相談差値、サランラが乗消3個の有効位相談差値が平均値に設定される。この連絡、平滑フィルタ11の出力変動が昭2(A)に示す場合によりしかさくなる。このため、バクーンジッタがサンマリングタイミングクロック14に与

える影響も軽減される。
【0017】尚、平滑フィルタ11は本実施形態において3タップの先入先出(FFFの)型有限インパリス応答(FFR)フィルタで構成されるとしたが、タップ教とフィルタ構造は圧受である。すなわち、イネーブは信号10の立上がりで得られる議差信号を有効であるとして平滑化して出力するものでかればよい、このとのタップ数とは俘載は、イネーブル信号10が「1"に特力される時間隔とサンブルタイミングクロック114の位相誤差信号ラワに含まれると推定される妨害確省成分の大相談差信号のに含まれると推定される妨害確省成分の大

【0018】また、本実施形態では、BPSK変調信号

きさと特徴によって決定される。

が値交突調波であるため、検索により阿相信号および直 東信号という2倍等に分離される、タイミング位相越差 検取出開路16はこれら2倍号のうちのー方に基づいて動 作するように指機されているが、タイミング位相能差検 出回路16および平滑フィルタ11を阿相信号および直 交信号のそれぞれに対して設け、それぞれの平清フィル タ11の20日かを加金するように構造してよれい。

【0019】また、キャリア同期のための複楽業業業3 4がタイミングは相談差娩出器16よりも前段で処理を 行うが、後段で処理を行ってもよい。このような配置突 駅はパターンジッタを軽減する本発明の憲法を制限する ものではない。

【0020】また、本場所は図2にデサゼログロス法を始めとして、デジクル変調信号を検波して得られるデータ信号の液勢から有効なタイミングクロックの位用源能を確認に検出することが握しいようなタイミング活器機にも依存しない。例えばゼロクロス法を包りSに変調信号に適用した場合にも未現明による平省フィルタおよびタイミングは相談差有数単位回路を用いて談差信号を平渚化し、パターンジックを構設することができる。具体的には、QPSKの他に16QAM、32QAM、64QAM、128QAM、256QAMを始かまする多値の直突変調方式、8PSK、16PSKなどの多値の位相変調方式、8VSB、16VSBなどの多値のデジタル報の要が表し、

(6021)さらに、本売明は上述のような構成に限定されず、その要体を強限しない範囲において様々に変形することが可能である。例えば、上述したタイミング位相談集存物時距略計 5、タイミング位相談集積度は同能 16、平着化フィルタ1 口 6輪程 地域で大きたはいずれかを実行するために、ソフトウェアプログラムに従って動作するDSPやCPUを相目することも可能でき、て動作するDSPやCPUを相目することも可能でき、

&. [0022]

【発明の効果】以上のように本発明によれば、誤差発生 タイミングに依存する平滑フィルタで発生した誤差信号 を平滑化することにより、入力信号のパターンジッタを 効果的に軽減し、再生サンフルタイミング位相の位相ジ ッタを軽減せることができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るクロック再生回路の 構成を示す図である。

【図2】図1に示すタイミング位相認差換回路の動作を 説明する図である。

【図3】図1に示す平滑フィルタの構成を示す図である。

【図4】図3に示す平滑フィルタの動作特性を説明する 図である。

【符号の説明】

路、16…タイミング位相談条権出回路。

THE TAKENTAL TO THE TAKENTAL THE TAKENTAL TO THE TAKENTAL THE TAKEN

フロントページの続き

ドターム(参考) 56004 AA05 FA03 FG02 FR05 FR08 FK16 56047 AA06 BF02 GG09 GG25 GG45 A063 30488 9060

11…平滑フィルタ、12…PLLフィルタ、13…数